打开Modelsim ，点击菜单栏的File - New - Project。添加文件到工程 在Project标签页右击 ，选择Add to Project - New File 。在弹出的Create Project File对话框中，设置文件名（如counter.v）和文件类型（如Verilog HDL） 。
准备工作 安装Quartus II 10 （64-bit）：确保已经正确安装了Quartus II 10的64位版本 ，并且软件能够正常运行。新建工程并选择Verilog语法格式：在开始仿真之前 ，需要新建一个工程，并在设置中选择Verilog作为语法格式 。这一步在新建工程时就需要完成 ，具体步骤如下：选择Assignments ，然后点击Setting 。
选择所需的仿真类型后，点击相应的按钮开始仿真。仿真过程可能需要一些时间 ，具体取决于仿真类型和计算机的性能 。在仿真过程中 ，可以使用ModelSim提供的监视和调试工具来观察输出信号、时序行为和资源使用情况等 。这些工具可以帮助开发者更好地理解代码的行为并发现潜在的问题。
添加的库的路径 。注意修改后关闭并改回只读属性 。 注：第1步设置的仿真库路径必须在ModelSim的安装目录下才能事业能够此相对路径。
为了在ModelSim中导入Lattice，Xilinx库以及Altera库，首先需要对环境变量进行配置。
打开Settings设置栏 ，选择EDA Tools Settings下的Simulation栏 。
这可以通过在[library]部分下添加相应的条目来实现 ，例如altera_mf = $MODEL_TECH/https://ccc.bjmiji.cn/path/to/your/library（路径需根据实际情况调整） 。手动添加库：在使用ROM IP核或其他需要altera_mf库支持的仿真时，如果遇到问题 ，可能需要手动添加该库。
在工程设置的“Simulation ”栏中 ，选择仿真器类型（如ModelSim-Altera）及测试文件代码种类（Verilog/VHDL） 。 检查设置无误后完成工程创建，若需调整可点击“Back ”返回修改 。
首先需要将.bdf原理图文件转换为Verilog HDL等第三方EDA工具所支持的标准描述文件。在Quartus下 ，保持*.bdf为活动窗口状态 ，运行[File]/[Create/Update]/[Create HDL Design File for Current File]命令，在弹出窗口选择文件类型为Verilog HDL ，即可输出*.v顶层文件 。
1 、利用ModelSim SE0C实现时序仿真！！1） 打开一个工程文件 。2） 打开Settings设置栏 ，选择EDA Tools Settings下的Simulation栏。
2 、在Vivado的Tools选项中选择setting，确认仿真软件、仿真包路径及第三方仿真器设置 ，点击apply和ok 。示例图片：点击run simulation ，自动弹出ModelSim 2020 。示例图片：在ModelSim中选中test bench文件，选择add wave，在波形页面下选择run -all查看波形。
3 、ModelSim可以直接编译和添加Xilinx的库 ，目前的ise中（在开始菜单xilinx工具下找吧）直接有使用ModelSim编译库的工具 。完成库的编译之后 ，就是添加库到ModelSim的仿真环境中，修改modelsim安装目录下的modelsim.ini ，这样就完成了库的添加 ，在仿真时，仅需要填加生成ip的.v文件 。
4 、打开ModelSim安装目录（我用的是ModelSim SE 2版本 ，安装在D：ModelSimInstallfiles目录下） ，新建文件夹altera，我们就在该目录下存放预编译的各种Altera库。启动ModelSim SE 2 ，在主窗口执行【File】/【Change Directory】命令将路径转到altera文件夹。
5、选择所需的仿真类型后 ，点击相应的按钮开始仿真 。仿真过程可能需要一些时间，具体取决于仿真类型和计算机的性能 。在仿真过程中 ，可以使用ModelSim提供的监视和调试工具来观察输出信号 、时序行为和资源使用情况等。这些工具可以帮助开发者更好地理解代码的行为并发现潜在的问题 。
1 、a．先安装 ISE ，再安装 modelsim，则 modelsim会自动嵌入到 ISE 中去，如图附 1 。ISE集成环境下：Edit-Preferences-Integrated Tools可以设置常用的第三方仿真 ，综合工具。
2、创建仿真库 在ModelSim 204的win64路径下创建名为“vivado2022lib”的文件夹（名称可自定义 ，需有辨识度） 。示例图片：测试工程 使用Vivado 2022打开一个简单工程（如LED灯程序）进行测试 。示例图片：IP核测试（以ip_fifo为例）导入基于Vivado 202版本的ip_fifo程序到Vivado 2022。
3 、验证仿真库添加：打开Modelsim，在Library列表中查看是否出现了新添加的pango库 ，以确认仿真库添加是否成功 。联合仿真 以仿真紫光同创的PLL IP核为例 ，介绍紫光Pango Design Suite与Modelsim的联合仿真过程 。
